设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 在cadence ADE中做数字(verilog)和模拟模块(spice)的混 ...
1 ...101112131415161718
返回列表 发新帖
楼主: opteronfx

在cadence ADE中做数字(verilog)和模拟模块(spice)的混合仿真tutorial

[复制链接]
竍柒
发表于 2020-3-13 22:06:14 | 显示全部楼层
感谢分享
不过想问一下怎么用NC-Verilog仿真呀？
回复 支持 反对

使用道具 举报

发表于 2020-12-2 11:26:00 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

jw216
发表于 2022-10-31 18:41:48 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

hxysk
发表于 2024-6-30 13:07:51 | 显示全部楼层
学习下，多谢多谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

1 ...101112131415161718
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-18 11:46 , Processed in 0.012936 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表