在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: glchun

Analog/RF电路的MOS管的mismatch怎么做啊?

[复制链接]
发表于 2008-5-23 21:58:41 | 显示全部楼层
可以加个offset voltage
发表于 2008-5-24 15:50:29 | 显示全部楼层
帮你顶啊,希望更多的人能帮助回答
发表于 2008-5-24 17:29:07 | 显示全部楼层
同样问题
发表于 2008-5-26 15:23:54 | 显示全部楼层
同样问题
发表于 2008-5-27 00:57:14 | 显示全部楼层
根据制造商提供的mismatch数量级
monte carlo
看一下电路是否可以忍受这样的失配
版图时对匹配要求高的管子要特别注意
发表于 2008-5-27 01:37:48 | 显示全部楼层
Create distribution model (W, L, Vth) from manufacture data.
Run monte carlo.
发表于 2008-5-27 05:46:01 | 显示全部楼层
管子越大,mismatch越小。。
发表于 2008-6-6 06:23:11 | 显示全部楼层



Yes, you could introduce a small offset voltage to the pair of transistors that need to be matched. By doing so, you could figure out which pair is the most critical for matching and needs special care in layout.
发表于 2008-6-7 15:44:19 | 显示全部楼层
也想知道怎么做啊,可能马上要用到,哈哈哈
发表于 2008-6-7 17:19:28 | 显示全部楼层
我一直也想知道这个问题。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 09:13 , Processed in 0.024425 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表