请问在集成电路中的行为级/算法级到底作什么工作？

greatrebel

老扁得话，不太明白！systemc、systemverilog和superlog是干什么的？比verilog和C强在什么地方？

一声叹息

   

下面引用由老扁在 2003/11/01 05:03pm 发表的内容：
主要是systemc还没有定形，加上它是open的，现在谁都还可以提改进，所以EDA工具在它不完善的情况下是不会推出的。当然，由于systemc是synopsys力推的，它的工具应该是比较成熟一点的。
由于systemc、systemveril ...

老扁兄对Handel-C有什么看法？
我感觉这个语言实际是借用了C的名称和部分语句，它要想真正实现软硬件的协同设计、协同验证至少在目前还是有些困难。

老扁

Handel-C俺还真是孤陋寡闻了。基本没印象。呵呵。
简单回答一下greatrebel，systemc是在C的基础上，加一些硬件的类来描述硬件行为，像时钟啊、沿啊、并行性之类的概念。它可以直接在C的环境里运行。
而superlog是C和verilog的结合语言，在这个语言环境里，你可以把你的C和verilog的软硬件设计都可以在上面跑，而且还可以有它们的结合。
systemverilog类似superlog的思想，但可能更注重于verilog向系统级语言发展的要求，这个了解得不是很仔细，大家可以补充。
总的思想就是怎样让C和verilog能在一个环境里进行软硬件系统设计和验证。
由于大家都意识到C和verilog各自的局限，所以都有结合的发展需要；由于这个牵扯到新经济新标准，所以大家都在极力推自己的，所以目前都还各自说服不了谁，也没有谁占主导。IC领域新的革命正在开始，你如果赌对了，将来就走在了前头。所以俺也希望大家能对这些有所关注，争取在形式有所明朗的时候，我们能站到正确的路上去，而不至于太落后。

greatrebel

是不是就是说现在就得看看这个三个新得语言了？那么哪里可以搞到这个三个语言得语法和例子？

cnspy

谁说SYSTEMC的工具没有推出？ 现在很多公司都已经开始支持SYSTEMC了

bravelu

不是没有推出，是不成熟，我一年前就去参加过SYNOPSYS的发布会，支持归支持，好象也没听说过哪个公司真正在用这个做设计。

鱼香肉丝

复杂的算法实现有困难。如果系统对速度和实时的要求比较高，即使平时比较好实现的算法也相当难处理。
数学毕竟不会去考虑物理实现上的很多约束，数字电路里的时间和延时问题就很头疼。
如果做DSP，抽头的系数大，处理的位数高，很多算法就很成问题了。。。

zhoujj

受益匪浅啊

cllf

学习...

icfans3

xuexile~~~