在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: leesjtu

数字逻辑电路的ASIC设计(中文)

[复制链接]
发表于 2012-6-12 09:09:32 | 显示全部楼层
谢谢楼主共享
发表于 2012-6-13 16:28:55 | 显示全部楼层
设计与验证verilog HDL
发表于 2012-6-13 16:30:17 | 显示全部楼层
设计与验证verilog HDL
发表于 2012-11-10 14:04:54 | 显示全部楼层
看看,中文怎么样
发表于 2012-12-7 13:59:23 | 显示全部楼层
要下载
发表于 2021-4-12 13:01:26 | 显示全部楼层
好的,谢谢
发表于 2021-5-5 21:29:13 | 显示全部楼层
感谢分享
发表于 2021-8-31 20:43:52 | 显示全部楼层
不能打开?
发表于 2021-9-1 13:15:34 | 显示全部楼层
great
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 01:50 , Processed in 0.023568 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表