设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 一个关于模块例化的问题
12
返回列表 发新帖
楼主: tatata

一个关于模块例化的问题

[复制链接]
发表于 2008-5-20 22:59:40 | 显示全部楼层
最好不要这样，虽然综合一般不会出问题，不要养成这种习惯为好，还是严谨一点吧。在模块里定义一根wire类型的与它连上比较好。
回复 支持 反对

使用道具 举报

eetop
发表于 2008-5-21 20:51:55 | 显示全部楼层
输入端可以接到固定的无效电平，输出悬空应该没设呢没影响吧
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2008-5-25 13:41:10 | 显示全部楼层
没有什么问题。
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-25 10:27 , Processed in 0.011311 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表