设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 一个关于模块例化的问题

12 / 2 页

发新帖

楼主: tatata

一个关于模块例化的问题

发表于 2008-5-20 22:59:40 | 显示全部楼层

最好不要这样，虽然综合一般不会出问题，不要养成这种习惯为好，还是严谨一点吧。在模块里定义一根wire类型的与它连上比较好。

回复支持反对

发表于 2008-5-21 20:51:55 | 显示全部楼层

输入端可以接到固定的无效电平，输出悬空应该没设呢没影响吧

回复支持反对

发表于 2008-5-25 13:41:10 | 显示全部楼层

没有什么问题。

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 18:38 , Processed in 0.013471 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表