在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: shmilyjx

CMOS石英晶振最优起振条件分析与电路设计

[复制链接]
发表于 2009-10-10 07:03:41 | 显示全部楼层
谢谢分享
发表于 2009-10-10 14:09:45 | 显示全部楼层
请问:文中图2的电容C1和C2的作用,以及他们对晶振的频率有何影响(公式)
发表于 2009-10-12 17:27:05 | 显示全部楼层
这篇文章可真贵啊5元
发表于 2009-10-26 12:24:35 | 显示全部楼层
haohaohao!!!!!!!!!!11111
发表于 2009-10-26 23:41:00 | 显示全部楼层
救命的东西阿
发表于 2009-10-27 13:11:48 | 显示全部楼层
下来看看,感谢楼主分享,楼主辛苦了。
发表于 2009-11-8 11:26:20 | 显示全部楼层
下来看看
发表于 2009-11-26 12:17:31 | 显示全部楼层
下了看看看
发表于 2009-11-27 20:58:07 | 显示全部楼层
非常感谢
发表于 2009-12-7 17:04:03 | 显示全部楼层
thanks a lot. I need such top right now
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 02:41 , Processed in 0.020750 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表