设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...

1 ... 78 79 80 818283 84 85 86 ... 87 / 87 页下一页

发新帖

楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

发表于 2016-7-24 21:15:30 | 显示全部楼层

DDR控制器

回复支持反对

发表于 2016-7-25 14:31:12 | 显示全部楼层

thnx!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-7-25 21:36:51 | 显示全部楼层

回复 1# lehaha

好

回复支持反对

发表于 2016-7-25 21:50:29 | 显示全部楼层

谢谢，正好需要看看

回复支持反对

发表于 2016-7-27 17:28:32 | 显示全部楼层

好东西，谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-7-28 10:09:09 | 显示全部楼层

666666666666666

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-9-20 16:33:33 | 显示全部楼层

好东西~非常感谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-9-21 13:39:00 | 显示全部楼层

这个资料不错，很好

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-9-21 16:12:05 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-5-16 11:47:43 | 显示全部楼层

Thanks !!

回复支持反对

1 ... 78 79 80 818283 84 85 86 ... 87 / 87 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-25 15:51 , Processed in 0.034150 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表