设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于Verilog HDL的可综合有限状态机设计
12
返回列表 发新帖
楼主: liguochao

基于Verilog HDL的可综合有限状态机设计

[复制链接]
squall0315
发表于 2009-4-27 19:17:55 | 显示全部楼层
利用FPGA实现浮点运算的verilog代码
回复 支持 反对

举报

chrisdy
发表于 2010-7-23 08:26:39 | 显示全部楼层
kankan
回复 支持 反对

举报

hsepeng
发表于 2010-7-23 09:06:16 | 显示全部楼层
秋风宝剑孤臣泪， 落日旌旗大将坛！
回复 支持 反对

举报

forech
发表于 2010-9-4 12:03:08 | 显示全部楼层
多谢~~~~~~~~
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

lupenghit
发表于 2010-9-4 17:02:42 | 显示全部楼层
好东西，经验与大家一起分享谢谢楼主！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

smartyaya
发表于 2010-9-4 18:53:21 | 显示全部楼层
00000000000000000000000000000000000000
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 16:47 , Processed in 0.015956 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表