在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 12774|回复: 59

vhdl 设计数字钟

[复制链接]
发表于 2008-4-19 17:45:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
应用VHDL语言设计数字钟的详细流程 设计报告
分享给VHDL入门的朋友

利用VHDL语言设计的数字钟.rar

143.18 KB, 下载次数: 391 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2008-5-19 23:26:19 | 显示全部楼层
谢谢分享!!!
发表于 2008-5-20 10:09:22 | 显示全部楼层
发表于 2008-5-21 23:35:22 | 显示全部楼层

感谢

dafkjdasfsadl;jfsda感谢楼主
发表于 2008-5-26 12:03:39 | 显示全部楼层
得学一下
发表于 2008-6-2 10:04:18 | 显示全部楼层
谢谢楼主
发表于 2008-6-5 01:34:56 | 显示全部楼层
good example
发表于 2008-6-19 12:47:16 | 显示全部楼层

好东西谢谢楼主

好东西谢谢楼主
发表于 2008-6-22 12:53:16 | 显示全部楼层

re

谢谢分享...谢谢
发表于 2008-6-22 13:10:21 | 显示全部楼层

RE

很好,不错.支持
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-20 23:31 , Processed in 0.032222 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表