设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › DC综合其design rules一般设置多大?
返回列表 发新帖
查看: 5388|回复: 1

DC综合其design rules一般设置多大?

[复制链接]
chenzhao.ee
发表于 2008-4-13 13:05:49 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
DC综合的时候其design rules:
max_transition   max_capacitance max_fanout该设置成多大合适?综合的是一个主时钟频率在100M的SOC芯片,用TSMC018库.
THX!!
Design, Rules, 芯片

相关帖子
回复

举报

qianqian1984
发表于 2008-4-13 20:49:57 | 显示全部楼层
你可以先不设这些约束试一下
因为即使你不设的话
库里面也会有default的值的
而且即使你设了，但是设的值没有库里面的严格的话
工具还是会按照库里面的来算的
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:35 , Processed in 0.020416 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表