求助 verilog中 task和function

liandan · 发表于 2008-4-10 15:33:54

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

verilog中 task和function 可以综合吗？假设function 和task中的语言都是在不采用 task和function时可以综合的。
谢谢指点!!

loveineda · 发表于 2008-4-10 15:55:43

当然可以了！！

liandan · 发表于 2008-4-10 16:19:21

谢谢达人又学一招

MOSFET · 发表于 2008-4-10 17:51:56

可以的
但好象function只能用来描述组合逻辑模块

gnc · 发表于 2008-4-10 20:15:59

可以，看怎么用了

machinecat · 发表于 2008-4-13 18:47:54

function 可综合
不含时序的 task 可综合

不过设计硬件时，不提倡用这两者
其实function和task的功能都可以用子模块来实现
一般采用 “MUX（选择输入） -> 子模块 -> MUX（选择输出）”这样的数据通路
这样结构比较清晰

night_cool · 发表于 2008-4-14 00:12:01

应该可以!但是2个都不能包含有不可综合的语句:比如#延迟等等。一般都是用在测试模块。

cancar · 发表于 2008-4-14 13:08:00

可以综合的

infrared · 发表于 2008-12-3 22:33:01

原帖由 machinecat 于 2008-4-13 18:47 发表

 登录/注册后可看大图

function 可综合
不含时序的 task 可综合

不过设计硬件时，不提倡用这两者
其实function和task的功能都可以用子模块来实现
一般采用 “MUX（选择输入） -> 子模块 -> MUX（选择输出）”这样的数据通路
这样 ...

可否举个例子？

jjww97030 · 发表于 2008-12-5 10:56:43

采用可综合类语言是可综合的，即使带有#delay这类用于仿真的都没问题，现在的综合器很智能了

求助 verilog中 task和function

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1