☆☆关于FPGA验证的问题紧急求救☆☆

paperfly

1、对RTL代码加激励信号是不是只能用C语言，可以把二进制文件烧到FPGA板子上去做激励信号吗？怎么烧进去
2、怎么用晶震时钟和PLL得到我想要的时钟频率呢
3、怎么在PC机上看输出信号的波形呢？

谢谢高手指点啊！！！

paperfly

高手帮帮忙啊
谢谢

ikki

有個工具可以方便達到FPGA驗證電路.
將HDL Code用Xilinx ISE 或 Altera Quartus 合成電路後,
programm到此工具的FPGA board, 再用提供的軟體將波形訊號送到電路Input,
將電路執行出來的Output顯示在波形上, 可以方便檢視電路的正確性.
還有可以將HDL code裡面的訊號再抓出來觀察.
FPGA验证平台

loveineda

楼主的想法也是可行的啊，
我这里加一点，前期可以做功能仿真的，激励信号是可以用Verilog写的，你可以看看资料共享里，下一本叫《writing testbench》的书看看。
楼主，你是刚接触FPGA的开发吧！！！要好好努力了！！

loveineda

想看FPGA内部的信号，我是用Xilinx的，所以有个工具叫ChipScope，非常的强大！！可以看见相关的任何信号！并显示在PC上
ALTERA,LATTICE也有相应的工具！！
如果是看管脚的输出信号，您老用示波器也可以的吧！！

[ 本帖最后由 loveineda 于 2008-4-9 14:16 编辑 ]

loveineda

您的第2个问题，只要看下相关芯片的手册，指南，有关PLL，DCM使用的部分就应该会了

darylz

fpga verification is quite different for simulation in which you can "write" stimulus and check waveform.

volcanozhd

xilinx的chipscope 是可以看波形，但采样速度好象不高，其实大多数还是采用传统的逻辑分析仪或者示波器看看，内部信号就专门拉到端口来看。
至于时钟，FPGA对时钟的处理并不是很强，我所知道的xilinx的芯片提供的DCM可以将输入时钟做一些诸如相位变化，分频，两倍频的时钟出来供逻辑使用。
加激励就要看你的激励的复杂程度了，关键是你需要挂什么外设就找相关的外设来，如果不能提供相关的外设就需要想办法制造出相关的时序信号来，这就有很多方法了，呵呵

loveineda

原帖由 volcanozhd 于 2008-4-10 07:51 发表

                               
登录/注册后可看大图

xilinx的chipscope 是可以看波形，但采样速度好象不高，其实大多数还是采用传统的逻辑分析仪或者示波器看看，内部信号就专门拉到端口来看。
至于时钟，FPGA对时钟的处理并不是很强，我所知道的xilinx的芯片提供的DC ...

】
老大，你对ChipScope理解了没啊，你到底会用到什么程度啊！
采样时钟是看你芯片内部的信号自己来选的，如果用主时钟，难道你FPGA内部的信号要快过主时钟！！！！！
那可就是毛刺了，抓毛刺，我想不是Chipscope出生的目的！！
然后用主时钟将信号采样N次（自己设置），保存采样信号到FPGA内部BLOCK_RAM,再有JTAG的时钟读出来到PC，怎么说采样速度不高了啊！！！！

[ 本帖最后由 loveineda 于 2008-4-10 09:24 编辑 ]

loveineda

原帖由 volcanozhd 于 2008-4-10 07:51 发表

                               
登录/注册后可看大图

xilinx的chipscope 是可以看波形，但采样速度好象不高，其实大多数还是采用传统的逻辑分析仪或者示波器看看，内部信号就专门拉到端口来看。
至于时钟，FPGA对时钟的处理并不是很强，我所知道的xilinx的芯片提供的DC ...

这个人根本就是对Chipscope一窍不同，一个25万美金的工具，居然说比不上传统的逻辑分析仪和示波器，
你以为XILINX,ALTERA,LATTICE都是象你一样出来混的啊！！！
出来混，连工具手册都没看看，就来瞎说，误导别人，我只能不礼貌的对待你了！！！！

[ 本帖最后由 loveineda 于 2008-4-10 09:15 编辑 ]