在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: paperfly

☆☆关于FPGA验证的问题紧急求救☆☆

[复制链接]
发表于 2008-4-10 09:20:27 | 显示全部楼层


原帖由 volcanozhd 于 2008-4-10 07:51 发表
xilinx的chipscope 是可以看波形,但采样速度好象不高,其实大多数还是采用传统的逻辑分析仪或者示波器看看,内部信号就专门拉到端口来看。
至于时钟,FPGA对时钟的处理并不是很强,我所知道的xilinx的芯片提供的DC ...


XILINX的rocketIO听说过吧,3个G以上的传输率,Chipscope照样在用!!采样不够高!!!
发表于 2008-4-10 09:22:41 | 显示全部楼层


原帖由 volcanozhd 于 2008-4-10 07:51 发表
xilinx的chipscope 是可以看波形,但采样速度好象不高,其实大多数还是采用传统的逻辑分析仪或者示波器看看,内部信号就专门拉到端口来看。
至于时钟,FPGA对时钟的处理并不是很强,我所知道的xilinx的芯片提供的DC ...



还说把内部信号拉出来看,天啊,上百个信号拉出来!!!!!强烈建议您好好学学Chipscope
发表于 2008-4-10 10:46:01 | 显示全部楼层
顶住
发表于 2008-4-10 11:31:26 | 显示全部楼层
本人使用quartus II 的SignalTap II工具来看FPGA内的信号,做法是: 先把你要实现的功能编制完成后,让quartus分析下( 或者可以先综合下也可以) ,然后点quartus软件的工具里的SignalTap II,quartus就会启动它,然后把你要看的信号加入SignalTap II中(注意下你的FPGA的资源,太多信号和过大的采样深度会耗费你FPGA太多的资源的),然后编译,下载到FPGA中就可以看到你要看的信号了(SignalTap II的使用可以看相关资料);
至于你说的要使用FPGA上的PLL可以用quartus软件中自带的IP核,名字应该是ALTPLL这类的,把输入时钟的管脚与你的晶振相连,填上输入频率和调节IP核的系数或者直接在输出频率上填上你要的输出频率就可以(注意一点,PLL的输出频率与你的输入频率和PLL的倍频、分频系数有关,有时候你填的输出频率,它会告诉你不可用的,并显示为红色);
在这里就回答你第2和第3个问题
发表于 2008-4-10 11:33:48 | 显示全部楼层


原帖由 loveineda 于 2008-4-10 09:11 发表


这个人根本就是对Chipscope一窍不同,一个25万美金的工具,居然说比不上传统的逻辑分析仪和示波器,
你以为XILINX,ALTERA,LATTICE都是象你一样出来混的啊!!!
出来混,连工具手册都没看看,就来瞎说,误导别 ...


学术讨论,得饶人处且饶人
发表于 2008-4-10 12:03:13 | 显示全部楼层


原帖由 fucloudsea 于 2008-4-10 11:33 发表

学术讨论,得饶人处且饶人


谢谢教诲!!!!!!
发表于 2008-4-10 15:58:00 | 显示全部楼层
感觉楼主需要分清一下仿真,调试,验证这几个概念!!
发表于 2008-4-10 23:38:07 | 显示全部楼层
在多时钟的系统,有时候需要关注多个时钟域之间的异步处理关系,这时候对于精度要求就很高了,这个时候逻辑分析仪就显得更好用了,至于在单时钟系统,那用chipscope可能更好用些。另外就是内部信号查看的问题,几百个信号都拉出来看我想也不太现实,但是是否我们真的有必要把几百个信号都拉出来看呢?恐怕也不会,大部分时候都是看关键信号,多数时候还是看仿真。芯片设计中用FPGA验证芯片,需要同时用好几片FPGA才能放下整个芯片,信号也不少,但也就是在出错的关键点看看信号,probe几根就可以了。
我曾用过一个硬件加速器,专用做芯片快速验证,可以将硬件和软件仿真结合起来,testbench可以完全在pc上用行为级的code来写,实际硬件用FPGA实现,在pc上仿真看波形。这也是一种方法。不过这种加速器软件硬件一起卖,有点贵,上百万美金。
对于FPGA设计,小弟我也是附带做点,确实才疏学浅,还望各位高手指教

[ 本帖最后由 volcanozhd 于 2008-4-10 23:41 编辑 ]
发表于 2008-4-11 09:02:26 | 显示全部楼层
难怪国内芯片设计业这么垃圾了!我现在知道原因了
发表于 2008-4-11 09:09:34 | 显示全部楼层


原帖由 volcanozhd 于 2008-4-10 23:38 发表
在多时钟的系统,有时候需要关注多个时钟域之间的异步处理关系,这时候对于精度要求就很高了,这个时候逻辑分析仪就显得更好用了,至于在单时钟系统,那用chipscope可能更好用些。另外就是内部信号查看的问题,几百个 ...


你这样的回复难道不是在炫耀!!!!我就是不便跟你说我是做什么的,那是国家机密,但你这样的水平
居然在做验证的,我还有什么信心用我们国家自己生产的芯片!!!

[ 本帖最后由 loveineda 于 2008-4-11 09:30 编辑 ]
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-14 23:02 , Processed in 0.028501 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表