设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 用verilog设计密勒解码器

12 / 2 页

发新帖

楼主: dsp1000

用verilog设计密勒解码器

发表于 2009-4-14 03:13:33 | 显示全部楼层

呵呵好东西啊看看

回复支持反对

发表于 2009-5-29 13:42:02 | 显示全部楼层

下来看看

回复支持反对

发表于 2009-12-15 23:02:48 | 显示全部楼层

不错，但不知道实际引用效果怎么样

回复支持反对

发表于 2009-12-17 13:54:15 | 显示全部楼层

剛好有需要
謝謝大大分享

回复支持反对

发表于 2010-3-8 12:51:10 | 显示全部楼层

正需要，借鉴一下

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2014-5-1 20:40:12 | 显示全部楼层

东西在那？？

EETOP创芯人才网职位发布入口

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-5 21:57 , Processed in 0.017289 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表