设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于后仿的问题

返回列表发新帖

查看: 3112|回复: 2

[讨论] 关于后仿的问题

发表于 2010-2-2 21:13:32 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

设计中带有硬核PLL,综合中当成黑盒处理。
前仿的时候，我把时钟加在PLL之后，仿真。
请问dc综合之后的后仿，我应该怎样加时钟？

相关帖子

回复

使用道具举报

发表于 2010-2-10 10:20:13 | 显示全部楼层

你有没有PLL的model嘛？

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-3-23 20:16:33 | 显示全部楼层

应该有仿真用的.v模型吧

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-13 04:02 , Processed in 0.056490 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表