VCO单独后仿和放在环路里后仿频率差别很大

srj915

如题：电源电压是1.1v
VCO（包括buffer）单独模块后仿FVCO=300MHz@Vc=0.35v,FVCO=1GHz@Vc=0.6v，此结果相比前仿真频率掉了几十MHz，属于正常，但进行环路后仿的时候发现FVCO=600MHz@Vc=1v
为了验证做了以下尝试：
（1）将环路里面的PFD、CP、LPF都用寄生文件，而VCO使用原理图，仿真得到结果正常
（2）将环路里面其他模块都使用原理图，VCO使用寄生文件，仿真结果异常
（3）在环路里面将LPF输出的Vc控制电压切断，采用理想的电压源给到VCO，输出频率仍然异常
（4）单独仿真VCO后仿和前仿真的时候，除了Buffer，没有带后面的分频器，目前这个带分频器的仿真正在进行
大家有遇到类似的问题嘛？

srj915

原因是前仿真不收敛挂了cmin，去掉就好了

srj915

   

LHhhhh 发表于 2025-4-29 10:58
大佬,想请教一下如何将环路中PFD CP LPF 寄生文件和VCO原理图组合在一起进行环路仿真的？ ...

Config里面把你想用寄生文件仿真的模块用寄生文件替换原理图，VCO 不替换就行了

LHhhhh

大佬,想请教一下如何将环路中PFD CP LPF 寄生文件和VCO原理图组合在一起进行环路仿真的？

lskating

插眼学习一下