版图如何在编辑MOS管的基础上保留连线信息

wu_bo · 发表于 2021-4-13 17:33:50

关于画版图的问题。从电路图里面select出MOS管到layout XL，此时是包含连线信息的，要对MOS管内部进行操作（把栅极加长一点），把它flatten之后发现连线信息没有了。请问如何恢复？或者如何在保证连线信息的前提下编辑MOS管的信息？【flatten之前】

【flatten之后】

真诚的小鲸鱼 · 发表于 2024-11-27 09:54:09

感谢，我也是想要的

wu_bo · 发表于 2024-8-16 16:10:48

ty0318 发表于 2024-8-16 10:47
请问楼主问题解决了吗，我也遇到了同样的问题

解决了，你可以看看前面的记录~好久之前的问题，具体的我也记不清了..

ty0318 · 发表于 2024-8-16 10:47:46

请问楼主问题解决了吗，我也遇到了同样的问题

honggit · 发表于 2022-3-27 09:38:13

你好，我也是出现过这样（我是关闭了cadence再打开出现这个问题的），但是我好像没有进行flat这个操作。我是这样解决的：关闭版图，然后去原理图界面打开layout XL，然后选择打开版图（是打开不是重新创建），再选择你这个版图就行了。

搓芯片的酋长 · 发表于 2021-4-18 12:19:57

牛啊牛啊

wu_bo · 发表于 2021-4-16 19:48:17

lizhibin8718 发表于 2021-4-16 19:25
解决了，那赏个确认呗

嗯嗯好嘞，谢谢！

lizhibin8718 · 发表于 2021-4-16 19:25:20

解决了，那赏个确认呗

wu_bo · 发表于 2021-4-16 17:15:38

lizhibin8718 发表于 2021-4-15 10:14
解决了？最后准备怎么用呀？

嗯嗯。就是电路里面先不设置gate，之后在layout里面再加上gate。

lizhibin8718 · 发表于 2021-4-15 10:14:11

解决了？最后准备怎么用呀？

小不点_shuting · 发表于 2021-4-15 09:22:47

T型的管子长这个样子么？则么跟我之前见的不一样

账号		自动登录	找回密码
密码			注册

[求助] 版图如何在编辑MOS管的基础上保留连线信息