版图如何在编辑MOS管的基础上保留连线信息

wu_bo · 发表于 2021-4-13 17:33:50

关于画版图的问题。从电路图里面select出MOS管到layout XL，此时是包含连线信息的，要对MOS管内部进行操作（把栅极加长一点），把它flatten之后发现连线信息没有了。请问如何恢复？或者如何在保证连线信息的前提下编辑MOS管的信息？【flatten之前】

【flatten之后】

lizhibin8718 · 发表于 2021-4-13 17:33:51

两种做法：1：先单个管子打包，再去包里打散它
2：MOS管先别设置自动带栅极的孔了，要多长自己加。

maomao198477 · 发表于 2021-4-13 18:29:44

flat 之前F3 界面有设置的

JC_09 · 发表于 2021-4-13 20:22:57

你这版图画得很神奇啊

狱火虫 · 发表于 2021-4-14 08:38:49

是我的错觉吗？总感觉怪怪的

wu_bo · 发表于 2021-4-14 09:01:56

CKH 发表于 2021-4-13 20:22
你这版图画得很神奇啊

你好，这个版图不是画的，是从电路图直接generate selected from source过来的，所以是包含连线信息的，但是flatten之后就没有了，想知道如何恢复？或者要自己把连线信息加回来，那要如何操作？

poly_lq · 发表于 2021-4-14 09:07:20

CKH 发表于 2021-4-13 20:22
你这版图画得很神奇啊

这是T-gate

JC_09 · 发表于 2021-4-14 09:21:48

poly_lq 发表于 2021-4-14 09:07
这是T-gate

好的！谢谢！结构有点特殊没认出来。

JC_09 · 发表于 2021-4-14 09:22:38

wu_bo 发表于 2021-4-14 09:01
你好，这个版图不是画的，是从电路图直接generate selected from source过来的，所以是包含连线信息的， ...

打散了的话就只能手动补上了

wu_bo · 发表于 2021-4-14 09:35:31

CKH 发表于 2021-4-14 09:22
打散了的话就只能手动补上了

你好，请问怎么样手动补上连线信息呢？另外，能不能在不打散MOS管的情况下编辑MOS管的某一层（比如Gate）？【我是照着PDK的库学画版图，它好像能做到编辑MOS的Gate，但是保留了连线信息没有变。】

[求助] 版图如何在编辑MOS管的基础上保留连线信息