FPGA里面到底什么是同源时钟？

YYFFLLMMNN

最近项目调试遇到一些问题，需要对同源问题有充分的理解。
这里有一些想法和问题想向大家请教（同步与否先不讨论）。
同源的含义：我的理解大概就是指各个时钟的来源一致。
（1）同一个晶振进来的时序信号，
      经过“同一个”“PLL或者DCM或者MMCM等时钟模块或者分频逻辑“输出的所有时钟信号，都是同源的？
（2）同一个晶振进来的时钟信号，
        经过 “若干个”   “PLL或者DCM或者MMCM等时钟模块或者分频逻辑“ 输出的所有时钟信号，是否同源？
（3）从不同的晶振进入FPGA的时钟信号，肯定是不同源的？
（4）FPGA里面的一个时钟信号clk1，输出到FPGA外部的某款PLL芯片，
       然后PLL芯片再输出时钟信号到FPGA里面成为clk2。
       那么clk1与clk2是否同源？        
                                      谢谢各位！

YYFFLLMMNN

感谢楼上各位的解释，就是像大家所说的那样。

catannie

由同一时钟派生的时钟称为同源时钟

xtwl_tpcl

源头是同一个时钟，如果偏移会跟着源头一起偏移

grooprince

同源很明显就是指来自同一个晶振,来自不同晶振的信号,即便晶振参数一致也会有所差别,晶振有其自有的jitter抖动,一般晶振只是标识其ppm范围,但是各自还是有差异.以前设计过程中的产品发生过挑晶振的现象,就是因为不同的晶振时钟抖动不一样引起的公共相位噪声.此外,晶振温漂也有所差别

daneast

回复 1# YYFFLLMMNN


   有固定相位关系的时钟就是同源的，否则不同源。

风中飞

都是同源吧，同源就是来源于一个时钟

Lry

（1）（2）（4）同源
（3）不同源

YYFFLLMMNN

回复 6# zengbowenzi
你是指同一个时钟信号经过级联的若干个MMCM，然后这若干个MMCM输出的所有时钟信号吗?
这种情况，我也不确定，但是根据调试情况来看，它们输出的时钟信号应该都是同源的。

YYFFLLMMNN

回复 7# anhongliang
感谢回复。
（1）这里我说的精度，当然不是指晶振的手册上的指标，而是指那个跑起来之后实际运行的具体值。
晶振的指标，无论精度多高（比如0.2ppm），也只是一个范围，实际跑起来的指标我想应该也是在这个范围内波动吧。
    所以，在同一块板子上，最终源头只有来自同一个晶振（或者时钟源）的时钟估计才有可能是真正同源的。
（2）输出到外面的时钟再输回来这个问题，
    目前跑过几次，确实能够正确同步接收数据，我就暂时认为我用的这块板子是同源的吧。
    至于其他板子的情况，只有后面多验证了。