带隙基准求助呀

gdjack · 发表于 2013-8-26 12:24:20

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 gdjack 于 2013-8-26 18:18 编辑

这是一个高PSRR的带隙基准电路

两级运放放在带隙里可以自偏置即用将带隙中的Vc2接到运放的Vbias上仿真DC ＡＣ都没问题且带隙PSR如预期得到较好的值，但是　tran仿真震荡

初步分析是由于从Mp13栅压到Vc2的正反馈所致

但是我觉得由Mp12的栅压到Vc2的负反馈系数要远大于Mp13栅压到Vc2的正反馈系数应该不会震荡呀？

该怎么解决这个问题？？大神们帮帮忙呀。。。。

此带隙用于LDO的基准电压

360软件小助手截图20130826121234.jpg

chenximing · 发表于 2020-9-14 22:29:47

jiang_shuguo 发表于 2013-8-26 13:20
Don't use 自偏置.

为啥不用自偏置

苏AE86 · 发表于 2020-7-23 10:31:27

应该是phase margin不够了

pingpang0705 · 发表于 2015-6-19 16:35:31

看看。受教了！！！！

xuriver2012 · 发表于 2013-9-4 09:24:19

这个电路的AC仿真的难点在于断环的地方，否则得到的结果是不正确的

gdjack · 发表于 2013-9-1 21:33:56

回复 31# xiangjiang001

谢谢

xuriver2012 · 发表于 2013-9-1 20:35:57

楼上说的有道理，三级运放有可能是振荡的原因

xiangjiang001 · 发表于 2013-9-1 10:45:04

感觉加上那个MN41和MN42有点像是个三级运放了，建议你吧运放加上MN41和MN42以VC2做为输出看看它的phase margin

gdjack · 发表于 2013-8-31 20:22:21

回复 29# languang1200

已传论文你可以看看

languang1200 · 发表于 2013-8-31 13:59:50

回复 1# gdjack

运放正负极应该没有接错，总环路下来是负反馈，可以仿一下环路相位裕度和增益。
另外问一下放大器输出接那个二极管做负载的一级放大是做什么用的？

[求助] 带隙基准求助呀