求助 verilog中 task和function

liandan · 发表于 2008-4-10 15:33:54

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

verilog中 task和function 可以综合吗？假设function 和task中的语言都是在不采用 task和function时可以综合的。
谢谢指点!!

shengxianwochuo · 发表于 2012-5-21 20:13:58

关于这类问题，有专门的书讲解么？？？？？？

hxxfff · 发表于 2009-4-27 22:32:55

http://www.openhw.org/bbs/post.php?page=0&act=view&fid=75&tid=62157
这个贴子说了很多

jjww97030 · 发表于 2008-12-5 10:56:43

采用可综合类语言是可综合的，即使带有#delay这类用于仿真的都没问题，现在的综合器很智能了

infrared · 发表于 2008-12-3 22:33:01

原帖由 machinecat 于 2008-4-13 18:47 发表

 登录/注册后可看大图

function 可综合
不含时序的 task 可综合

不过设计硬件时，不提倡用这两者
其实function和task的功能都可以用子模块来实现
一般采用 “MUX（选择输入） -> 子模块 -> MUX（选择输出）”这样的数据通路
这样 ...

可否举个例子？