设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30091|排名: 11 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[讨论] 可以直接#10ps 这样吗 New scutlee 4 天前 1155 zsftm 4 天前
[求助] 求助！cadence的simvision中的波形如何设置成2进制的？ 大容子 2024-3-14 3196 大容子 2024-4-15 19:44
[求助] DC如何查看目前库中已经有的单元 frostbitegbk 2024-3-16 1177 AlvinRolling 2024-3-16 15:20
移动:建议版主发起讨论：hdl设计时怎样可以节约资源 showting 2004-7-31 -19 匿名 1970-1-1 08:00
[求助] ICC route之后verify_lvs报错floatng及短路问题 attach_img liuqlh 2024-2-29 1203 liuqlh 2024-2-29 20:53
[资料] FPGA至简设计原理与应用 attachment New liguchu 前天 08:35 5138 zhsh94 昨天 16:15
移动:大家看看这道体怎么做 intel笔试 zhaoshida 2008-4-23 -37 匿名 1970-1-1 08:00
[求助] 求助！！verilog代码在virtuoso里进行ams仿真遇到digital to digital问题 liuzhuozhuo 2024-4-3 1212 liuzhuozhuo 2024-4-3 17:15
[求助] 求帮忙，写断言时，使用|->操作符，vcs报错 attach_img like_play_nt 2024-4-17 1136 like_play_nt 2024-4-17 13:42
[求助] PCIe上电配置内存空间问题 neXtime 2024-4-8 2202 neXtime 2024-4-8 16:51
移动:数字IC或者模拟IC设计的难点在哪？ haixiaogelaile1 2016-10-6 -90 匿名 1970-1-1 08:00
[原创] 关于MIPI C-phy中SSDC码的作用 新人帖 attach_img 767781537 2024-4-18 1145 767781537 4 天前
[求助] ！！求Verilog中case功能的综合优化算法！！ 新人帖 attachment YYTS 2024-4-14 1199 YYTS 2024-4-14 17:50
移动:如何扩展RISC-V自定义指令集？Verilog代码如何实现？ zhongyan 2019-6-9 -46 nico0811 2019-6-27 22:30
移动:对于OPPO发布的首个自研影像专用NPU芯片MariSilicon X，大家有什么看法吗 apuapu 2021-12-15 -23 apuapu 2021-12-15 10:09
[求助] 多核垂直堆叠,多核电压堆叠，电压堆叠，简单多核实现求助 - [阅读权限 255] 伏黑甚尔 2023-12-24 0166 伏黑甚尔 2023-12-24 11:06
[求助] lec 如何在逻辑锥中穿过 unmapping 的 latch 温柔阴影 2024-1-17 0199 温柔阴影 2024-1-17 11:13
[资料] spyglass power 资料，不求赚分，拟在交流和资料互换 新人帖 attachment pokemonsqd 2024-3-7 0187 pokemonsqd 2024-3-7 10:21
[资料] PrimePower 2018版user_guide,也适用于PTPX attachment ICer_hao 2024-3-7 0165 ICer_hao 2024-3-7 16:15
[求助] 高电平触发LATCH仿真时有些时候却低电平也触发了是什么原因 cyannn 2024-3-13 0160 cyannn 2024-3-13 16:29
[讨论] ddr的时序约束有什么要注意的地方？？？ scutlee 2024-3-16 0155 scutlee 2024-3-16 15:11
[讨论] ｄｄｒ的时序约束有什么特别注意的地方 scutlee 2024-3-18 0164 scutlee 2024-3-18 10:56
[讨论] ｄｄｒ的ｐｉｎ是有什么特别注意的地方 scutlee 2024-3-18 0156 scutlee 2024-3-18 10:57
[求助] 很多命令同时发给ＤＤＲ　ｃｏｎｔｒｏｌｌｅｒ，ＤＤＲＣ是怎么调度这些命令的？？ scutlee 2024-3-19 0196 scutlee 2024-3-19 15:45
悬赏 [求助] 【分支预测】如何生成BT9格式的trace？ - [悬赏 100 信元资产] 庞三佰 2024-3-21 0153 庞三佰 2024-3-21 09:52
[讨论] DDR PHY的clock latency有什么要求不？？ scutlee 2024-3-23 0151 scutlee 2024-3-23 11:13
[求助] 请问一下这个SRAM 的Write Driver 新人帖 yyyyu 2024-3-23 0169 yyyyu 2024-3-23 12:28
[求助] 求助PTPX GUI power design map如何选择层次呢？ 水泥 2024-3-28 0156 水泥 2024-3-28 10:30
[求助] 斩波放大器测试，测试Drift时发现用socket测大概50nV/℃，直接焊到pcb上测10nV/℃ SilverCrow 2024-4-2 0150 SilverCrow 2024-4-2 11:49
[转贴] mipi csi协议解析 nirvana_pear 2024-4-2 0198 nirvana_pear 2024-4-2 12:11
[原创] 求助！！verilog代码在virtuoso里进行ams仿真遇到digital to digital问题 liuzhuozhuo 2024-4-3 1139 liuzhuozhuo 2024-4-3 16:39
[求助] xilinx vu9p系列使用synopsys的identify抓取波形异常 新人帖 774110102 2024-4-3 0186 774110102 2024-4-3 18:25
[讨论] 弄错 新人帖 jy7 2024-4-11 0183 jy7 2024-4-11 12:01
[求助] 逻辑综合产生的Timing 和 Cell报告中的属性是什么意思？ attach_img Wade_ 2024-4-11 0172 Wade_ 2024-4-11 16:36
[原创] 用物联流量卡的监控器能改变移动流量卡吗 attach_img 我威keniukaka 2024-4-11 0170 我威keniukaka 2024-4-11 17:38
下一页 »
1 ...853854855856857858859860下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 08:06 , Processed in 0.094419 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块