数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 30090|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 770 771 772 773774775 776 777 ... 860 / 860 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[资料] tcl资料	lancerone 2022-7-4	21292	luofei2021 2022-7-5 08:41
[讨论] DC问题请教	wangli_peking 2023-4-26	81297	wangli_peking 2023-5-5 09:40
[求助] 求助system verilog 问题	玉欢 2012-4-11	21356	soc_apple 2012-4-23 11:14
[讨论] 新手求指教	531112362 2012-9-7	11297	zfb_zx 2012-9-7 10:02
[求助] TSMC 90nm low power 工艺约束	hzdzkjly 2013-9-17	11292	hzdzkjly 2013-9-24 11:42
[求助] 如果在ASIC中使用到latch，在FPGA如何验证	shumailp 2013-10-31	11340	A1985 2013-10-31 10:55
[求助] 有谁学习leon3吗？	jiacl 2013-12-18	11325	maclei 2014-1-24 09:11
[原创] 基于sparten6的数码管实验总结及源码	qinzhanao 2015-1-14	21321	btwangpeng 2015-1-19 20:58
[原创] 请教yum适用的python	atlandis 2017-4-21	01323	atlandis 2017-4-21 18:17
[求助] 为啥6input LUT只能实现32bit SRL? 为啥不实现64bit SRL？	bravexplorer 2021-5-18	21342	bravexplorer 2021-5-26 18:18
[求助] vcs -debug_bug求解	温水炖榴莲 2021-7-15	11313	gaurson 2021-7-16 18:37
[求助] tessent dft workshop 和student guid 文档	23343woaiic 2022-3-10	21269	Tom。。 2022-3-10 22:33
[原创] 推荐一个宝藏b站的转芯片验证博主	youyouyouyu1 2023-3-24	11289	zixin1hao 2023-3-25 10:46
[求助] 请教一个关于FPGA内部时钟资源的问题	jys1990 2014-11-19	11302	xduryan 2014-11-20 23:29
[求助] FPGA找工作	arszx 2015-8-12	01327	arszx 2015-8-12 17:48
[求助] 高价求购买DVB-T demodulator digital baseband IP Core 源码	matlabfpga 2017-2-13	01300	matlabfpga 2017-2-13 16:31
[求助] 基于winbon.5的com基准电压源	红色舞蹈鞋 2018-4-7	01365	红色舞蹈鞋 2018-4-7 14:49
[求助] verilog问题	神话胡阿尤 2019-2-26	21360	神话胡阿尤 2019-2-28 22:38
[求助] 请教个LVDS的问题	djqlyy2922 2019-2-27	11345	shiyinjita 2019-3-1 16:17
[原创] 关于准静态信号	lzhj21 2023-4-18	21274	lzhj21 2023-4-19 17:20
[求助] 存储器扩展实现	amabag 2013-12-24	01352	amabag 2013-12-24 10:22
[求助] 急急急！xilinx ddr3仿真求助，求大侠进来看下。	shangdim0 2014-8-12	01277	shangdim0 2014-8-12 10:14
[求助] xilinx 下载程序问题	piazzi 2014-8-26	31349	haitaox 2014-8-26 22:09
[求助] 请问那些厂家的cpld可以配置烧录密码?	yangwenguan 2015-10-21	01359	yangwenguan 2015-10-21 06:45
[求助] 是否可以用FPGA来完成？	nicey73 2017-2-9	21306	ljczl 2017-2-9 16:47
[求助] ASIC下，top代码中除了instance外还有其他逻辑，会影响综合吗	quangongzi 2018-2-2	11273	rvisk 2018-2-3 10:01
[求助] RGMII利用ddio_in无法接收数据	AngerWinTD 2018-12-19	01331	AngerWinTD 2018-12-19 21:23
[原创] systemverilog 1800-2017用户手册	qwe2508 2021-11-8	11355	student321 2021-11-8 21:53
[求助] synplify 能综合出资源大于100%的设计模块吗？	rv_1101 2021-11-14	21287	rv_1101 2021-11-14 20:13
[求助] 求购STM32兼容外设ip	smalltalk 2021-11-23	11331	鸥鸟忘机 2021-11-25 18:02
[资料] 附件已经删除，文章无效	Summer0 2023-3-11	81276	smnq0524 2023-3-16 14:34
[求助] verilog编的单精度浮点数矩阵（4*4）乘法器算法设计	xchedi 2013-12-21	01325	xchedi 2013-12-21 11:03
[求助] 求助：CPLD把信号拉低的问题	clairechen 2014-3-18	11273	clairechen 2014-3-19 15:20
[求助] Verilog HDL数字设计与建模	onearangel 2014-8-27	01325	onearangel 2014-8-27 07:49
[求助] 有玩过AT89S52的么？问个问题，希望高手解答	lunmag 2014-10-11	01289	lunmag 2014-10-11 11:51

1 ... 770 771 772 773774775 776 777 ... 860 / 860 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 30090|排名: 13

快速发帖

站长推荐 /2