在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[原创] 承接数字后端设计以及流片项目 fish520 2022-11-25 0802 fish520 2022-11-25 14:11
[原创] Pcie 信号处理模块设计 新人帖 attach_img 优数科技 2022-11-25 01028 优数科技 2022-11-25 12:44
[原创] MP5705 底板 用户手册 attach_img chop147 2022-11-24 0926 chop147 2022-11-24 11:12
[原创] 基于PCIe的多路视频采集与显示子系统 attachment axpro 2022-11-21 11144 axpro 2022-12-12 10:46
[原创] 怎么有这么多gating ?  ...2 orientview 2022-11-17 101997 byrd2010 2022-12-14 16:22
[原创] SRAM in Backup domain,这是什么意思啊? orientview 2022-11-15 51040 coolbear2021 2022-11-15 18:10
[原创] DMIPS/MHz 和 /MHz CoreMarks,有没有办法换算? orientview 2022-11-11 0997 orientview 2022-11-11 06:24
[原创] BA22的核,据说很先进,是真的吗? orientview 2022-11-11 0965 orientview 2022-11-11 06:18
[原创] HAPS80简介及使用方法 attach_img VearneLiu 2022-11-10 32536 攻城狮不打游戏 2023-6-8 18:35
[原创] 好奇问下,核,会被逆向破解吗?  ...23 orientview 2022-11-7 204399 Mucar 2022-11-11 14:34
[原创] HCL语言 bluespec资料: Bluespec systemverilog,介绍的PPT资料 attach_img  ...2 zhwei199 2022-11-6 132752 zhwei199 2022-12-1 16:37
[原创] 180-65nm pcie IP wang21202 2022-11-5 01077 wang21202 2022-11-5 23:51
[原创] 千兆网项目课说明书 attach_img chop147 2022-11-4 0988 chop147 2022-11-4 09:53
[原创] LATTICE 一拖八离线下载器 attach_img chenlidong 2022-11-2 11191 chenlidong 2022-11-3 14:12
[原创] 基于Xilinx FPGA求三数之最大值/中位数/最小值 attach_img innovation 2022-11-2 41611 innovation 2022-11-13 19:47
[原创] 明德扬——JESD 204B 课介绍 attach_img chop147 2022-10-31 01114 chop147 2022-10-31 09:57
[原创] Ad8488笔记 attach_img chop147 2022-10-21 11204 伪界 2022-10-21 11:20
[原创] 承接芯片设计服务及主流晶圆厂先进制程流片服务+13862124271 attach_img plaza007 2022-10-17 6823 plaza007 2023-3-9 09:15
[原创] Verilog高级数字系统设计技术与实例分析 新人帖 attachment Emmet_73 2022-10-13 41763 zu00478633 2022-10-18 14:38
[原创] 芯片设计服务 fish520 2022-10-11 01189 fish520 2022-10-11 16:48
[原创] verilog仿真 可以有双top啊。。。双top间还可以相互赋值 atlandis 2022-10-10 01302 atlandis 2022-10-10 10:29
[原创] 明德扬mdyFmcAd9653-ADC系列采集板说明书 attach_img chop147 2022-10-7 31611 chop147 2022-11-28 11:35
[原创] merge到底是啥意思? orientview 2022-9-27 11672 adhylin 2022-9-27 18:12
[原创] cadence画版图时出现pcell eval failed问题 attach_img Aerith 2022-9-27 42624 Aerith 2023-5-4 21:22
[原创] 22nm的full mask,要多少钱了? orientview 2022-9-25 41715 orientview 2022-9-26 14:42
[原创] cadence中加法器延迟计算 新人帖 Aerith 2022-9-24 01109 Aerith 2022-9-24 18:19
[原创] valid 与ready 握手机制的分支逻辑 attach_img ll_ago 2022-9-21 82114 Ronnie_Qiu 2022-9-23 16:59
[原创] booth video attachment lancerone 2022-9-18 11449 phoenixson 2022-9-19 09:46
[原创] 求助 如何使用modelsim仿真dc输出的网表文件 不知名的wei 2022-9-16 01188 不知名的wei 2022-9-16 09:43
[原创] zynqFPGA系列---从入门到精通(水滴盒子) youfengwulei 2022-9-13 01244 youfengwulei 2022-9-13 15:37
[原创] DDR 时序参数 ---基于DDR4 attach_img 沉睡的狮子888 2022-8-27 01446 沉睡的狮子888 2022-8-27 14:17
[原创] 芯片设计外包一站式 fish520 2022-8-26 01389 fish520 2022-8-26 14:11
[原创] MF-TDMA SCPC TPC QPSK DVB-S2 新人帖 ning_yue 2022-8-24 01012 ning_yue 2022-8-24 20:49
[原创] 写了个25g 以太网的fec rs(528,514)  ...2 jennytanxx 2022-8-23 102220 wwf_fan 4 天前
[原创] 浅谈DDR ECC功能以及RTL仿真 --总结3 attach_img 沉睡的狮子888 2022-8-22 01881 沉睡的狮子888 2022-8-22 20:46
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 14:42 , Processed in 0.025465 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块