在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2745|回复: 4

[原创] cadence画版图时出现pcell eval failed问题

[复制链接]
发表于 2022-9-27 16:54:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
cadence画版图时出现pcell eval failed问题,用的TSMC 65nm 。当all generate  form source之后,shift+f就提示pcell eval failed。然后ciw报错信息是这样的: image.png
在网上找了一圈解决办法后,还是没有解决问题
image.png
 楼主| 发表于 2022-9-27 18:28:58 | 显示全部楼层
补充一下,他有时候又可以正常使用,但是概率很小,有时候改一下路径,或者load下“~/libInit.il”等一些操作。他或许就可能正常使用,但是关了再开又是pcell eval failed
发表于 2023-2-9 22:33:44 | 显示全部楼层
楼主解决了吗
发表于 2023-2-12 21:51:34 | 显示全部楼层
k看看学习一下
 楼主| 发表于 2023-5-4 21:22:56 | 显示全部楼层


重新安装PDK,在PDK安装路径下打开cadence,画layout是没问题的,我是这样解决的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-9 10:28 , Processed in 0.021216 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表