在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (399) |订阅

Layout讨论区 今日: 94 |主题: 11246|排名: 11 

[原创] virtuoso 5154 导出 gds 没 log 文件 layoutxyz 2017-12-29 42387 isaachdy 2018-6-15 09:44
[原创] 提供IC版图CAD服务NQC,可以有效优化版图。同时提供IC版图外包服务。 swalf 2018-6-12 01888 swalf 2018-6-12 21:39
[原创] 窗口的金属密度 lianaissmec 2018-5-30 62742 uestcxyx 2018-6-2 09:24
[原创] SMIC40nm,DFM规则。 宫海龙 2016-9-28 86459 dioporco 2018-5-20 23:21
[原创] 求laker的使用教程,有中文的最好,英文也可以。 chinarml 2018-4-26 24012 Yestare 2018-5-8 14:20
[原创] p_sequencer xialishui1987 2018-4-29 01860 xialishui1987 2018-4-29 10:56
[原创] windows版图工具有那些 layoutxyz 2018-4-27 21840 student321 2018-4-27 19:20
[原创] 芯片版图服务|模拟芯片iclayout|数字芯片APR hellodavid123 2018-4-22 12592 layoutxyz 2018-4-26 11:08
悬赏 [原创] 为什么版图显示一片白? - [已解决] attach_img typhoon222 2017-5-19 73129 122013137 2018-4-21 12:55
[原创] mark net 里面via4 如何 去掉 mim cap layoutxyz 2018-4-12 32683 maomao198477 2018-4-15 10:21
[原创] 三极管的工作原理 attach_img lianaissmec 2018-3-23 42994 wingofray 2018-4-2 14:14
[原创] 阱res ring 的电位 attach_img 小支 2018-3-27 63859 小支 2018-3-28 13:50
[原创] A Review of an Analog Layout Tool called HiPer DevGen icfbicfb 2011-11-30 77851 raga21 2018-3-19 18:37
[原创] debug hercules lvs 的时候是只能看.sum文档还是有其它的方法? tanghaixia 2018-3-7 21453 tanghaixia 2018-3-7 13:01
[原创] 如何加版图库 layoutxyz 2018-2-7 22856 motofatfat 2018-2-8 09:48
[原创] virtuoso 6.1.6 的工具使用 lvxl 2018-2-1 22639 XH1 2018-2-3 13:50
[原创] 代工厂 lianaissmec 2018-1-11 32285 lll1209545511 2018-1-31 19:36
[原创] virtuoso5141 mark net时间 layoutxyz 2018-1-29 32138 wmmin 2018-1-31 16:38
[原创] 两种地线导致的软连接错误  ...2 limonstone2012 2012-6-26 1210321 a18346182703 2018-1-31 09:18
[原创] gds stream in 时报warning,怎么回事? dtao 2017-12-22 72699 powerboy711 2018-1-18 23:40
[原创] 关于tf 花开在眼前23 2012-10-22 43020 qunimei 2018-1-5 16:42
[原创] 请问这个PMOS衬底怎么找???????? attach_img  ...23 A_BO 2017-9-19 207136 lianaissmec 2018-1-4 14:32
[原创] 转做数字后端(APR)  ...2 viitek 2016-4-7 156413 viitek 2017-12-11 12:08
[原创] SAR ADC edf attachment jianway 2013-5-6 63637 ralphtwtw 2017-12-7 23:30
[原创] ESD版图里ESD放电二极管的VDD/VSS的 metal 可不可以跟缓冲电路共用 layoutxyz 2017-12-7 12107 layoutxyz 2017-12-7 18:37
[原创] virtuoso如何看某个位置有哪些layer layoutxyz 2017-11-27 22399 213kkw 2017-11-28 08:49
悬赏 [原创] 提后仿网表时,这些error什么意思? - [悬赏 50 信元资产] attachment istart_2002 2017-10-27 105169 istart_2002 2017-11-3 16:59
[原创] Cadence IC616 版图设计中遇到的问题 attach_img IR888 2017-5-8 92815 xiaosong521 2017-11-1 14:39
[原创] 工艺中DN层与TB层的详细差别 Tianyi_1990 2017-10-18 42432 茶清味 2017-10-26 10:41
悬赏 [原创] 相邻的不同电阻中间用dummy好还是用环隔开好? - [悬赏 50 信元资产] attach_img typhoon222 2017-9-12 73434 JSing_Wong 2017-9-30 13:33
[原创] 这个LDMOS的衬底接漏端???请大神解惑!!! attach_img A_BO 2017-9-20 42298 ericjing0571 2017-9-29 15:04
[原创] 模拟版图工程师培训  ...2 viitek 2016-7-18 185704 viitek 2017-9-23 19:59
[原创] Cadence包括IC617在内的全套新版工具套件(2015年底版) min4max 2016-1-17 56035 zisa 2017-9-18 20:24
[原创] tsmc.18转换成OA过程出现的错误 attach_img 小雷1994 2017-9-11 11426 lkkl54 2017-9-14 16:18
[原创] 数字布局布线 每天甩油的猪 2017-8-31 12190 曦玄 2017-8-31 10:36
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-13 21:24 , Processed in 0.020092 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块