在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 171|回复: 0

[求助] icg优化 & ccd

[复制链接]
发表于 6 天前 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教个问题,1 . ic c2 中place_opt时,  place.coarse.latency_driven_placemet 设置成true, write_script -out写出来后,发现有set_clock_latency -clock [get_clocks xx] 0.05 -offset [get_pins xx/icg/ck] , 这些set_clock_latency的设置,会在cts后自动消失吗?还是说需要啥设置去掉。 我用remove_clock_latency [all_fanout -clock -flat] ; set_propagated_clock [all_clocks], 发现移除不了  2.  place 阶段开ccd 貌似也会有这个现象, 这些set_clock_latency的设置,会在cts后自动消失吗?还是说需要啥设置去掉。谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-12 00:26 , Processed in 0.012789 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表