关于clock gating相关疑问

cyannn · 发表于 2024-11-15 09:52:27

您需要登录才可以下载或查看，没有账号？注册

x

为什么串链会导致很多寄存器插不了ICG呢，report_clock_gating的时候看到很多ungated都是scan connected register

robin0612 · 发表于 2024-11-15 15:38:03

按道理插ICG应该在串链之前吧？

cyannn · 发表于 2024-11-15 17:24:07

robin0612 发表于 2024-11-15 15:38
按道理插ICG应该在串链之前吧？

是这样的，但是插完之后你report_clock_gating看结果就知道了

2596784844 · 发表于 2024-11-23 17:19:24

clock gating style 没有添加scan_enable为control signal？

[求助] 关于clock gating相关疑问