在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1712|回复: 4

[原创] 2023年了,为什么还要学USB ASIC设计?

[复制链接]
发表于 2023-10-7 12:45:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
           2023年了,USB3.0 的芯片到处都在卖,为什么还要学USB2.0的ASIC设计和USB2.0的协议?为什么还要学UTMI 协议?现在高速USB芯片那么便宜,为什么要用Cy7c68000这个过时的USB Phy 芯片?

       首先,学USB2.0协议及USB ASIC设计,不是为了到哪家公司去设计USB2.0的ASIC芯片,当然也不排除这种可能,因为很多STM32还在用全速的USB2.0,Xilinx Vivado 上USB2.0 的IP还是收费的。一方面,是为了让一些大学毕业生甚至研究生在找工作之前有能拿得出手的技能,相对于掌握I2C、UART、SPI在找工作时更有竞争力;另一方面,学USB2.0协议及USB ASIC设计时会对ASIC设计及Verilog 有更深入的理解和掌握,也会对数据传输类的ASIC 有更深的理解。
       其次,USB 协议及ASIC设计更容易获得资料和source code 但是没有完整可在FPGA上run的USB source code ,这说明USB协议还是有难度的,这更增加你的竞争力。看了一下现在市面上的FPGA板子,大部分都会有I2C、UART、SPI这些简单模块的verilog设计,稍微复杂一点的就是SD和ethernet , 几乎没有USB ASIC设计的,目前我的Malogic FPGA + cy7c68000还是全网唯一的在售的提供source code的实现全速USB to UART的板子,我看到过很多介绍cy7c68000的博文和USB 相关的书,大部分是介绍USB芯片怎么使用的,也就是编程。很少有详细介绍协议并给出能在FPGA上run的完整USB core的verilog source code的。
       这个板子是我2010年做的,后来一直比较忙,就放在一边吃灰,这几年才拿出来想把它搞出来,虽然FPGA芯片和Phy 芯片都是早期的,但是仍然是全网唯一。
      

Cy7c68000这个芯片的文档有错误,具体看   https://blog.csdn.net/oYeXingDeHuHuan1/article/details/133608187
   ed9da9a0e07146e893ae1137c4dc2a82.png

 楼主| 发表于 2023-10-7 12:48:37 | 显示全部楼层
发表于 2023-10-13 13:55:51 | 显示全部楼层
不容易,
 楼主| 发表于 2023-10-13 21:06:38 | 显示全部楼层
一直没时间也没动力做,以前在上班,不缺钱也没时间,创业后,有时间也缺钱了,也是偶尔有空拿起来搞搞......
 楼主| 发表于 2023-10-13 21:10:01 | 显示全部楼层
我看到了很多关于USB的书,都是要玩转USB2.0 、USB3.0 , 看了一下 其实都还没玩转。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-15 07:11 , Processed in 0.020093 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表