版图填充式画法进来探讨

benjude

         版图风格千奇百怪，有一个填充式风格拿出来跟大家讨论讨论。
         如图所示，mos管source端和环上metal1有一大块接在一起形成一个填充的感觉，就取名填充式哈。我一开始是不喜欢这种风格，可能也是不习惯，感觉多余，我一般习惯就source的metal1直接上下拉到环上，或者用metal2接。
       后面的话，我听经验丰富的版图说建议这样画，因为来说首先是同一电源（不管vdd还是vss），这样一大块得接起来，连接更充分。同时我感觉说看起来也确实不错，一大块矩形，看着还是很舒服，看起来也不空。同时较为极端来说哈经常有metal密度问题在底层，如果这样画，因为很大一块嘛，它有可能就是底层就能处理掉金属密度drc，上到顶层之后，不用填充metai dummy也能过密度drc。
       之前也有说法是制造中，环境区域越相似越好制造。看见过别人7nm画没作连接的金属线，也保留在上面，用cut层隔开，并没做删减，就保持一截的悬空不连。
        填充式风格再说的话，假设源漏金属之间间距挺大，有伙计应该爱把金属盖大，卡住源漏金属最小距离，这也算填充，但是应该多数伙计不怎么做，我其实也不这么做，想的就是pcell调出来，源漏金属多宽就多宽连。
       这个风格的话，来源就是经验丰富前辈说，这里空着空着，不如补一块大的金属，给补齐。从掩模版得角度，不能说含量高，举例一个top metal画得很稀疏，一个画得很密集，就贵些，是按张数算的。所以最为极端的说法（想象的说法），填充式风格，一块芯片面积区域，所有层次铺满，把不能出现在对应区域的层次删除，如pmos放的位置，把n注入抠掉，把金属部分等等等等抠出来，所有层次不打架。这样就是最饱满的填充式风格定义。
       大家各抒己见。

msunarea

平常在画的时候，有部分也是采用这种方法。要求减少一些拐角之类的问题，各有各的好吧

研究生笑笑

版图确实各有各的画法，一般看最终的性能决定

ztstg2018

很多版图只求美观，芯片尺寸缩不下来，里面又到处空一大片，后面补各种密度。

zxd1216

有流过的片吗？