在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1636|回复: 9

[求助] 40纳米smic工艺lvs问题

[复制链接]
发表于 2022-5-24 11:39:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
画电阻阵列的时候加dummy有一个很奇怪的问题,dummy的segment设置为别的数值 lvs都可以通过,唯独设置为2的时候会报错,所有连接方式都一样,有大佬知道是什么问题吗,报的错是说我layout端多了一个net,实在找不出问题
微信图片_20220524113628111.png
微信图片_20220524113635222.png
微信图片_20220524113725333.png
微信图片_20220524113904444.png
 楼主| 发表于 2022-5-24 11:50:26 | 显示全部楼层
INCORRECT NETS

DISC#  LAYOUT NAME                                               SOURCE NAME
**************************************************************************************************************

  1    Net GNDA                                                  GNDA
           2                                                   
       --- 3 Connections On This Net ---                         --- 3 Connections On This Net ---



**************************************************************************************************************
                                      PROPERTY ERRORS

DISC#  LAYOUT                                                    SOURCE                      ERROR
**************************************************************************************************************

  2    X1(5.870,-135.469)  rhrpo_2t_ckt                          XR0  rhrpo_2t_ckt
       l: 5 u                                                    l: 10 u                       50%
       w: 10 u                                                   w: 5 u                       100%



**************************************************************************************************************
                               INFORMATION AND WARNINGS
**************************************************************************************************************


                  Matched    Matched    Unmatched    Unmatched    Component
                   Layout     Source       Layout       Source    Type
                  -------    -------    ---------    ---------    ---------
   Ports:               1          1            0            0

   Nets:                2          1            0            0

   Instances:           1          1            0            0    rhrpo_2t_ckt
                  -------    -------    ---------    ---------
   Total Inst:          1          1            0            0


o Statistics:

   2 parallel layout resistors were reduced to 1.


o Initial Correspondence Points:

   Po
发表于 2022-5-24 13:22:19 | 显示全部楼层
dummy电路和版图都改成并联就好了,工具提网表的问题
 楼主| 发表于 2022-5-25 10:18:44 | 显示全部楼层


A565417449 发表于 2022-5-24 13:22
dummy电路和版图都改成并联就好了,工具提网表的问题


谢谢解答,只能改并联吗?
 楼主| 发表于 2022-5-25 10:22:35 | 显示全部楼层


A565417449 发表于 2022-5-24 13:22
dummy电路和版图都改成并联就好了,工具提网表的问题


还想请问一下这位朋友 为什么工具唯独segment为2的时候出问题呢?单纯是工具的问题对吗?
发表于 2022-5-25 11:17:32 | 显示全部楼层


Rock_Lin 发表于 2022-5-25 10:22
还想请问一下这位朋友 为什么工具唯独segment为2的时候出问题呢?单纯是工具的问题对吗?
...


是识别问题,因为你做成2,他会认为是一个串联电阻,多了中间的net。你要做dummy的话,可以分开1个1个的,然后全部接地
发表于 2022-5-25 13:42:48 | 显示全部楼层


Rock_Lin 发表于 2022-5-25 10:18
谢谢解答,只能改并联吗?


把电路那个num=2的串联电阻改成2个num=1的电阻再串联,现在遇到的所有工艺中短接的2节串联电阻都会有这个问题
 楼主| 发表于 2022-5-25 14:09:21 | 显示全部楼层


13728688465 发表于 2022-5-25 11:17
是识别问题,因为你做成2,他会认为是一个串联电阻,多了中间的net。你要做dummy的话,可以分开1个1个的 ...


感谢感谢!
 楼主| 发表于 2022-5-25 14:10:10 | 显示全部楼层


A565417449 发表于 2022-5-25 13:42
把电路那个num=2的串联电阻改成2个num=1的电阻再串联,现在遇到的所有工艺中短接的2节串联电阻都会有这个 ...


好的,非常感谢
发表于 2022-5-25 17:56:50 | 显示全部楼层
计算方式问题,你要不改成并联,你要不保持串联,但是表达形式要用总线形式比如R1《0:10》.这种也行
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-3 08:34 , Processed in 0.022759 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表