设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 关于画版图使源漏共用问题
12
返回列表 发新帖
楼主: RayMiin

[求助] 关于画版图使源漏共用问题

[复制链接]
ncash0933
发表于 2024-7-5 15:45:09 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

白香
发表于 2024-8-30 09:50:57 | 显示全部楼层


小白xx 发表于 2024-7-5 14:17
如果是多指的，两个器件共用一端，另一个自动连接的栅源漏就会消失，不共用的时候就是正常的，这个是为什 ...



                               
登录/注册后可看大图
把这个关了也有用，其实就是工具自动识别把能合并的给自动合并了，关掉这个工具就不会识别了。当然尽管接的电位一致，但是w不同的管子当然合并不了。
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 10:47 , Processed in 0.014391 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表