关于画版图使源漏共用问题

RayMiin · 发表于 2022-5-4 21:12:04

您需要登录才可以下载或查看，没有账号？注册

x

最近在画版图，相同的源和漏想要将它们重叠合并，可是当版图和原理图关联后，将相同S和D对齐，会自动合并，并且没有了金属层，如图所示。
图片.png

我希望合并之后保留金属层，需要怎么操作或者设置。感谢大家！

fengrlove · 发表于 2022-5-5 06:05:53

options----layout Xl

RayMiin · 发表于 2022-5-5 09:26:14

哇！感谢感谢！

大神父王喇嘛 · 发表于 2023-10-12 10:46:58

牛波

暖一杯茶 · 发表于 2023-10-13 10:47:59

1楼说的对

xxd2000li · 发表于 2023-10-13 16:30:48

目测tsmc工艺，哈哈

BJUTZZM · 发表于 2024-3-1 19:49:18

我用SMIC55工艺的时候也发现了这个问题，就是在“有两个且仅有两个”管子可共接时，会自动删掉金属层，因为实际上也用不到这个金属层了。不知道还是否应该把这层金属调出来？
（举例：两PMOS管D与S直接连接，且不再连接其他端，那么在layout时就会自动删除金属层。）

RayMiin · 发表于 2024-3-4 10:22:37

BJUTZZM 发表于 2024-3-1 19:49
我用SMIC55工艺的时候也发现了这个问题，就是在“有两个且仅有两个”管子可共接时，会自动删掉金属层，因为 ...

试试2楼的方法呢？

BJUTZZM · 发表于 2024-3-4 13:28:53

RayMiin 发表于 2024-3-4 10:22
试试2楼的方法呢？

二楼方法是有效的，但是我目前认为在我所述的情况下，这个金属层是无用的，所以遵循这个默认合并设置，没了就没了，而且后续LVS和DRC也都通过了。

[求助] 关于画版图使源漏共用问题