请问在时钟路径上插入delay cell对时钟的影响有哪些？

hqqq

xingyun666666 发表于 2021-7-14 14:27
您好，其实我不太理解：
第一，一个项目，我们是选择ULVT还是选择LVT来做tree，这个依据什么来定？
第二 ...

1、做tree当然是越短越好了，ulvt是要加价的，成本高些，大部分都是用lvt来做tree，ulvt用的并不多见，整体上都是综合考虑各方面因素来的，不是单单某一个指标；
2、功耗有差别，但能接受，除非对power要求非常高，有时你要在性能上需要做取舍的
3、ulvt的delay是比lvt要小的，所以整个tree的latency会短，和cell数量没啥关系，你的hold buf肯定要少很多，驱动和lvt ulvt没啥关系，这个是主要看cell的确定，D1 D2 或者X1 X2这种字段。

xingyun666666

hqqq 发表于 2021-7-14 14:56
1、做tree当然是越短越好了，ulvt是要加价的，成本高些，大部分都是用lvt来做tree，ulvt用的并不多见，整 ...

您好，
第一，做tree当然是越短越好，这个一直以来也是知道的，但是感觉没有理解本质，做短的最终目的带来什么好处？
第二，同一个驱动的cell，ULVT的确定能力实际上和LVT的是一样的？只是ULVT自身的cell delay更小一些？之前没有想过这个问题
ps：我感觉，现在好像做得大部分项目对power都没有那么严格的要求（非low power design），主要还是看performance

xingyun666666

hqqq 发表于 2021-7-14 14:56
1、做tree当然是越短越好了，ulvt是要加价的，成本高些，大部分都是用lvt来做tree，ulvt用的并不多见，整 ...

您好，
第一，做tree当然是越短越好，这个一直以来也是知道的，但是感觉没有理解本质，做短的最终目的带来什么好处？
第二，同一个驱动的cell，ULVT的确定能力实际上和LVT的是一样的？只是ULVT自身的cell delay更小一些？之前没有想过这个问题
ps：我感觉，现在好像做得大部分项目对power都没有那么严格的要求（非low power design），主要还是看performance

xingyun666666

aiden_wang 发表于 2021-7-14 14:36
用ULVT更多的是考虑让时钟树上latency尽可能的小，不过也看项目，如果就想省一层LVT的MASK或不Timing很好 ...

您好，想请教下，LVT cell会比ULVT cell省一层mask?
另外，tree越短，对timing越好？这个不太理解，tree越短，能做到的clock skew越小？