后端拿到的netlist中看到有buf

jake · 发表于 2021-6-11 12:41:45

xingyun666666 发表于 2021-6-10 22:07
理解，但是有2点疑问，
第一，综合里通常把assign替换成buffer来保证后端拿到的Netlist中没有assign语句？ ...

1. Verilog netlist 避免 assign 更多是历史原因。早些年有些后端工具不支持 assign statement。现在好很多了，但 best practice 还是要求去掉 assign。至于综合修 max_fanout 之类 DRV，假设库里的 flop 驱动能力最大 X2，设计中某个 flop 输出要驱动 50 个 load，这时综合工具会加入 buffer tree，这些都是正常操作。

2. 综合没有物理信息。综合时加入的 buffer tree 可能布局不合理。 Innovus 有能力根据各个门的位置，得到更合理的 buffer tree 分配，自动删掉综合加入的 buffer tree 给了 Innovus 一个 clean start