uvm_phase机制

MR.vol

uvm中的run_phase和reset的疑惑；run_phase阶段中发送数据；reset_phase中也发送数据，怎么保证dut是先接收到reset_phase的数据？
代码如下：
virtual task run_phase(uvm_phase phase);
    `uvm_info("TRACE", $sformatf("%m"), UVM_HIGH);
    forever begin
      seq_item_port.get_next_item(req);
      send(req);
      `uvm_info("DRV_RUN", {"\n", req.sprint()}, UVM_MEDIUM);
      seq_item_port.item_done();
    end
  endtask: run_phase

virtual task reset_phase(uvm_phase phase);
super.reset_phase(phase);
  `uvm_info("TRACE", $sformatf("%m"), UVM_HIGH);  
    phase.raise_objection(this);
       sigs.cb_master.haddr<=0;
       sigs.cb_master.hburst<=3'b0; //single transfer
       sigs.cb_master.hbusreq<=0;
       sigs.cb_master.hlock<=0;
       sigs.cb_master.hprot<=4'b0;
       sigs.cb_master.hsize<=3'h0;
       sigs.cb_master.htrans<=2'h0; //NONSEQ
       sigs.cb_master.hwrite<=1'h0;
       sigs.cb_master.hwdata<=0;  //the data to be writen
    phase.drop_objection(this);
endtask:reset_phase  


virtual task send(packet tr);
fork
begin
    forever begin
      if(sigs.reset_n )begin
        sigs.cb_master.hbusreq <=1'b1;
        break;
      end else begin
       @(sigs.cb_master);
      end
    end

    wait(sigs.cb_master.hgrant);
       begin
       sigs.cb_master.haddr <= tr.haddr;
       sigs.cb_master.htrans <= tr.htrans;
       sigs.cb_master.hburst <=tr.hburst;
       sigs.cb_master.hlock <=tr.hlock;
       sigs.cb_master.hprot <=tr.hprot;
       sigs.cb_master.hsize <=tr.hsize;
       sigs.cb_master.hwrite <=tr.hwrite;
       @sigs.cb_master;
       sigs.cb_master.hwdata <=tr.hwdata;
     //  sigs.cb_master.hwrite <=1'b0;
      // tr.hrdata<=sigs.cb_master.hrdata;
       end
  end     
join     
endtask:send

cwang123

通常run_phase和12task phase是不能混着用，更何况是对相同的接口

空白MAX

不要混用run_phase和与之并行的12个小phase，要么只用run_phase要么只用12个小phase，实在不行应该可以通过uvm_event来同步，不过这是多此一举，你直接用main_phase应该就没问题

dtyuzhou

这么说吧，run_phase中是一直在等待sequencer发过来驱动请求，run_phase和12个run_time_phase是并行执行的，如果不把forever写入到run_phase中，那么就需要在多个phase中写上这样的代码。
至于上面的代码怎么保证reset在run_phase之前执行，实际上依靠上层在那个phase中运行seq下发item。一般好像没有谁会在reset中去执行具体的seq 下发item把。如果要保证reset的执行，那么可以在forever循环之前等一下reset。
另外如果在cfg和main 这样的phase中多写上几个forever循环，在遇到上一个phase的现场清理不干净可能会报上几个error

半机器蔡

就不能换个phase？非得在run phase里面弄？

精武英雄

这里的写法是没有问题。可以看得出来，写代码的verifer的意图是：在run_phase中驱动data，在reset_phase做reset。但是这里刚好有个陷阱，就是reset_pahse中不一定是用来做reset的，它仍然是可以做驱动data的，或者是做其他事情。按照这个verifer的想法来做的话，需要由建case的人员来保障在reset_phase的时候，不要发sequence，但这是不科学的，并没有规定reset_phase不能发sequence的。
因此，提议如下：
1，run_phase做数据驱动是合理的，不需要改动。
2，删除文中reset_phase的reset相关操作；
3，在run_phase中做复位操作。即开一个线程等着复位信号，如果复位了，就复位接口，并release objection。

欢迎大佬斧正