关于内部集成功率管采样点选取

weir.sj

请教各位大牛，内部集成的功率管由于面积很大，导致电流分布不均匀，如果电流采样点随便选，可能导致拿到的芯片的限流值和仿真值有较大误差，我想问一下，对于内部大面积的功率管，如何进行建模，可以看到各个点出的电压分布，这样我就可以最大采哪个点了。

chenximing

有布局布线相对均匀的方式。这个本来就不准确，得trimming。

chenximing

还有，这个限流值也没必要这么准。

weir.sj

chenximing 发表于 2019-3-29 16:39
还有，这个限流值也没必要这么准。

如果做大输出电流的东西，这个挺重要，不然你前仿得到的都是假的

chenximing

weir.sj 发表于 2019-3-29 17:29
如果做大输出电流的东西，这个挺重要，不然你前仿得到的都是假的

我知道这个仿真值是很不准的，但是，你如果限流设计值1A，实际回来1.1A.是大了0.1A，但是这个值有必要精确到1%？

peterlin2010

chenximing 发表于 2019-3-29 23:04
我知道这个仿真值是很不准的，但是，你如果限流设计值1A，实际回来1.1A.是大了0.1A，但是这个值有必要精 ...

过流一般不会要求太准 ..小MOS 分外 , 用电阻也可以阿 .  1A * 20m . 用 metal 做小电阻 但一样会差异  ,  去找些 usb switch 带 OCP

weir.sj

20A的输出，Rdson也就2-3mohm

chenximing

peterlin2010 发表于 2019-3-30 08:13
过流一般不会要求太准 ..小MOS 分外 , 用电阻也可以阿 .  1A * 20m . 用 metal 做小电阻 但一样会差异  , ...

是的，关于用metal做采样电阻，很多大厂做vsense这样子，电流环还是很需要准确的，不知道他们怎么把握精度？

peterlin2010

chenximing 发表于 2019-4-4 09:49
是的，关于用metal做采样电阻，很多大厂做vsense这样子，电流环还是很需要准确的，不知道他们怎么把握精 ...

关于用metal做采样电阻，很多大厂做vsense这样子，电流环还是很需要准确的，不知道他们怎么把握精 ..

  metal做采样电阻  ???

    metal做采样电阻很低 ,  应该很难量 ..可能是给固定电流 , 量 vsense  调其他 gain or offset .  


以前朋友做 multi channel LED constant current ,  constant current  POLY 电阻就是用 "TRIM"  
因为 PROCESS 会偏差. 不TRIM ,  每片 每棵DIE    current 都会不一样 .  而且 die-die  偏差外, 还会有 wafer-wafer 偏差