liberate生成的template不完整

andy89926

[i=s] 本帖最后由 andy89926 于 2018-5-10 10:49 编辑 [/i]

小弟刚开始用liberate，之前用的ncx，用ncx生成的template前面部分和原lib差不多，用liberate生成的前面部分只有几行，好多关键内容都丢失掉了，
再来recha的时候由于VNW,VPW的定义被丢掉了，生成lib也失败了。

我用的liberate151里的example生产的template，不知道是不是配置的太简单了，导致这个问题的出现？
希望有经验的老哥给点帮助。

andy89926

[i=s] 本帖最后由 andy89926 于 2018-5-8 17:23 编辑 [/i]

原lib的开头是这样的，好长一串

library(sc9_55lp_base_rvt_ss_typical_max_1p08v_m40c) {
  delay_model : table_lookup ;
  revision : "1" ;
  library_features(report_delay_calculation, report_power_calculation);
  time_unit : 1ns ;
  voltage_unit : 1V ;
  current_unit : 1mA ;
  capacitive_load_unit(1, pf);
  pulling_resistance_unit : 1kohm ;
  leakage_power_unit : 1uW ;
  input_threshold_pct_fall : 50 ;
  input_threshold_pct_rise : 50 ;
  output_threshold_pct_fall : 50 ;
  output_threshold_pct_rise : 50 ;
  slew_derate_from_library : 0.75 ;
  slew_lower_threshold_pct_fall : 20 ;
  slew_lower_threshold_pct_rise : 20 ;
  slew_upper_threshold_pct_fall : 80 ;
  slew_upper_threshold_pct_rise : 80 ;
  in_place_swap_mode : match_footprint ;
  nom_process : 1 ;
  nom_temperature : -40 ;
  nom_voltage : 1.08 ;
  default_cell_leakage_power : 0 ;
  default_fanout_load : 1 ;
  default_inout_pin_cap : 1 ;
  default_input_pin_cap : 1 ;
  default_leakage_power_density : 0 ;
  default_output_pin_cap : 0 ;
  define_group(decap, magma_decoupling);
  define_group(decap_lut_template, library);
  define_group(esr_conductance, magma_esr);
  define_group(esr_lut_template, library);
  define_group(magma_decoupling, cell);
  define_group(magma_decoupling, pin);
  define_group(magma_esr, pin);
  define(index_1, decap, string);
  define(index_1, decap_lut_template, string);
  define(index_1, esr_conductance, string);
  define(index_1, esr_lut_template, string);
  define(magma_decoupling_version, library, float);
  define(supply, magma_decoupling, string);
  define(supply, magma_esr, string);
  define(values, decap, string);
  define(values, esr_conductance, string);
  define(variable_1, decap_lut_template, string);
  define(variable_1, esr_lut_template, string);
  define(when, magma_decoupling, string);
  define(when, magma_esr, string);
  magma_decoupling_version : 1 ;
  voltage_map(VNW, 1.08);
  voltage_map(VDD, 1.08);
  voltage_map(VSS, 0);
  voltage_map(VPW, 0);

  operating_conditions(ss_typical_max_1p08v_m40c) {
    process : 1 ;
    temperature : -40 ;
    voltage : 1.08 ;
  }
  default_operating_conditions : ss_typical_max_1p08v_m40c ;

  input_voltage(clockpin) {
    vil : 0 ;
    vih : 1.08 ;
    vimin : 0 ;
    vimax : 1.08 ;
  }


生成的template是这样的，而且是个.tcl文件，是不是不对啊？
set_var slew_lower_rise 0.1
set_var slew_lower_fall 0.1
set_var slew_upper_rise 0.9
set_var slew_upper_fall 0.9

set_var measure_slew_lower_rise 0.2
set_var measure_slew_lower_fall 0.2
set_var measure_slew_upper_rise 0.8
set_var measure_slew_upper_fall 0.8

set_var delay_inp_rise 0.5
set_var delay_inp_fall 0.5
set_var delay_out_rise 0.5
set_var delay_out_fall 0.5

set_var def_arc_msg_level 0
set_var process_match_pins_to_ports 1
set_var max_transition 1.72e-09
set_var min_transition 6.09333e-12
set_var min_output_cap 1.34103e-16

set cells { \
  A2DFFQN_X0P5M_A9TR \
  A2DFFQN_X1M_A9TR \
  A2DFFQN_X2M_A9TR \
  A2DFFQN_X3M_A9TR \
  A2DFFQ_X0P5M_A9TR \

.....


example生产template的命令是这样的。
read_library LIB_SEED/sc9_55lp_base_rvt_ss_typical_max_1p08v_m40c.lib

write_template -verbose TEMPLATE/template_rechar_example.tcl

andy89926

生成的template是这样的，是个.tcl文件，前面的定义好简单，cell的内容很复杂，但是没有对VNW/VPW（NP井）的定义，是不是不对啊？
set_var slew_lower_rise 0.1
set_var slew_lower_fall 0.1
set_var slew_upper_rise 0.9
set_var slew_upper_fall 0.9

set_var measure_slew_lower_rise 0.2
set_var measure_slew_lower_fall 0.2
set_var measure_slew_upper_rise 0.8
set_var measure_slew_upper_fall 0.8

set_var delay_inp_rise 0.5
set_var delay_inp_fall 0.5
set_var delay_out_rise 0.5
set_var delay_out_fall 0.5

set_var def_arc_msg_level 0
set_var process_match_pins_to_ports 1
set_var max_transition 1.72e-09
set_var min_transition 6.09333e-12
set_var min_output_cap 1.34103e-16

set cells { \
  A2DFFQN_X0P5M_A9TR \
  A2DFFQN_X1M_A9TR \
  A2DFFQN_X2M_A9TR \
  A2DFFQN_X3M_A9TR \
  A2DFFQ_X0P5M_A9TR \......

andy89926

顶一顶，有没有更好的资料？

亭ting

回复 1# andy89926


   你好，我现在刚开始接触Liberate，请问你有关于这方面的资料吗？我一直找不着Liberate 的user guide

andy89926

回复 5# 亭ting
就在doc文件夹里有guide啊，再就是论坛里有几个帖子

亭ting

回复 6# andy89926

我就只有一个manual，里面有些命令解释，但是理解能力有限。对了，我用Lib生成的template跟你的是差不多的，生成的内容确实不多，而且是tcl后缀文件，这个应该没有什么问题吧。我就是用 的他里面的设置，然后加入我自己的网表，用了model，运行liberate去生成我想要的的。

why222

在配置提取参数的.tcl中加
set_vdd -type pwell VNW  3.3
set_gnd -type nwell VPW   0

bingqing_f

你好，请问这个问题怎么解决呢，遇到了和你一样的问题，帮忙指导一下？

edward_nb

有没有人遇到过生成的.lib库  area为0.如何解决的