关于die size和package size的一些疑惑

紫云lyj · 发表于 2019-4-27 17:10:30

core limited die size估算
============================

芯片面积 = core面积+ power ring面积 +PAD ring面积

core面积 = RAM面积 + 其他macro面积 + 标准单元面积

RAM面积 = RAM 自身的面积 + RAM power ring面积 + keepout面积 + mbist面积
RAM自身的面积可以通过memory compiler或者查datasheet得到；
有些RAM 可以不要power ring。如果要的话，按照power mesh的宽度 x RAM的长宽 x 2 = 面积；
keepout + mbist 的面积一般是RAM自身面积的10%
（或者更简单的RAM面积 = RAM 自身的面积/0.8）

其他macro的面积，比如PLL，ADC，DAC等，直接把面积加起来，再留3～5%的keepout面积就好了

标准单元的面积=（预估的gate count x 每个gate的面积）/ utilization
utilization与使用的金属层数和设计的用途有关，简单地计算方法是
5层metal：50%
6层metal：60%
7层metal：70%
8层metal：80%
以上不包括power专用的金属层
如果设计是多媒体芯片，一般可以增加3～5% utilizaion，如果是网络芯片，则要减少3～5%
（摘自知识星球：IC后端小百科）

随风伤逝 · 发表于 2021-5-13 14:12:40

学习一下

hezeliangl · 发表于 2021-7-8 11:57:05

这个有啥用

我要成为架构师 · 发表于 2021-8-11 16:40:50

学习了

秧歌歌 · 发表于 2022-5-13 17:48:43

感谢

[求助] 关于die size和package size的一些疑惑

站长推荐 /2