|
发表于 2017-3-28 10:29:24
|
显示全部楼层
1. 要增加output PMOS gain, 假設W/L不變的情況, 應該是減少電流才對 (想想 gm*ro 跟 i 的關係) ; 若是電流不變下, 則是調大L
2. 從圖上看來, 在gain=0的位置應該不只一個pole, 也就是你的OP裡有個3rd. pole跟你想的2nd. pole很近, 而加了電容之後跟著移動的是3rd. pole
不知道你的regulator是否需要提供電流? 如果只是產生個參考電壓補償就很簡單(pole不會隨load跑); 還有在OP out 放電容, 通常會放NMOS對地, 一來是考慮MOS電容跨壓vs.容值vs. layout size, 二來是power的noise通常比gnd大, 要看你的電路比較怕哪一邊的noise~ |
|