求教：在Spartan6中使用差分时钟输出

zhsh94

各位高手：我在spartan6上使用DCM输出差分时钟出现错误，需要在加入时序约束才能通过，但是这个时序约束对FPGA内部的布线有影响，大家遇到这样的问题吗？求教
FPGA代码：
OBUFDS  ADC_OBUFDS (

.O(ADC_Clk_P),      
// Diff_p output (connect directly to top-level port)

.OB(ADC_Clk_N),     
// Diff_n output (connect directly to top-level port)

.I(Clk40MHz)   
// Buffer input
);
其中Clk40MHz来自DCM1的clkout4端口输出
需要在ucf加入如下约束才可以
PIN "inst_dcm1/clkout4_buf.0" CLOCK_DEDICATED_ROUTE = FALSE;

如何不用这个时序约束输出差分时钟？

z894811350

DCM的输出时钟需要加bufg啊，不加的话应该是报错的。

feiyuzhuxian

回复 1# zhsh94


    spartan6不支持时钟信号的直接输出，要么用你使用的约束忽略，要么使用ODDR2

bgws2558

回复 1# zhsh94


同样的困惑，不知楼主是怎么解决的？

courageheart

楼主最后怎么解决的呢？