如何判断一断VHDL代码是latch还是multiplexer

王冠

大学新生，刚接触，搞不懂，希望大神帮帮忙
i比如：

process(B,SEL)
BEGIN
         IF (SEL='1') THEN
              Y<=B;
         ELSE
              Y<=A;
         END IF;
END PROCESS;
和
process(A,B,SEL)
BEGIN
         IF (SEL='1') THEN
              Y<=B;

         END IF;
END PROCESS;
为什么上面是multiplexer  下面是latch

a1484118140

In latch, the output depends on the clk and inputs, but multiplexer depends on inputs only

王冠

回复 2# a1484118140


    latch是不需要时钟的

Timme

latch有输出保持原值（存储）的行为，即，输出值不仅仅由输入值决定，还由输出值自身决定