AMS混合仿真问题

maomaozhu

请教一个问题，我现在有一个混合信号IC项目在做总体仿真。它包括数字部分和模拟部分，模拟部分现在是用的schematic电路在做前仿，数字部分是用的verilog网表+SDF反标文件做后仿。仿真器是用的verilog_AMS，由于电路规模较大，信号不能采用save all的形式，对于数/模接口信号只能采用保存部分信号的方式来查看。
   但是，如果我想看数字module内部的网表信号，应该怎么操作了。AMS仿真器中是否有保存verilog内部信号的功能，请大侠解答，谢谢！

bondylep

可以指定要dump信号的路径啊

maomaozhu

同问，我也遇到这个问题，制定路径是什么意思啊

anonymous_es

之前用过vcs+xa/nanosim 是可以选择save的信号   verilog ams因为license问题，还有做过。
再看看userguide里面的设置是否有选项，原则上，肯定是有的，包括scale等等。