设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 复杂数字逻辑系统的VerilogHDL设计技术和方法__夏宇闻 ...
返回列表 发新帖
查看: 1857|回复: 7

[资料] 复杂数字逻辑系统的VerilogHDL设计技术和方法__夏宇闻

[复制链接]
david-xia
发表于 2013-7-24 14:51:56 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
本帖最后由 david-xia 于 2013-7-24 14:56 编辑

attach]538131[/attach]
技术

复杂数字逻辑系统的VerilogHDL设计技术和方法__夏宇闻.pdf

7 MB, 下载次数: 330 , 下载积分: 资产 -3 信元, 下载支出 3 信元

相关帖子
回复

举报

kantelm
发表于 2013-7-26 19:51:54 | 显示全部楼层
goodss
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

lixqing
发表于 2013-8-10 04:07:29 | 显示全部楼层
New version?
回复 支持 反对

举报

heeda
发表于 2013-8-11 12:50:36 | 显示全部楼层
xialaoshi
回复 支持 反对

举报

我爱开发
发表于 2013-10-16 10:49:57 | 显示全部楼层
很不错的书，很值得一看
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

xiaohao10
发表于 2013-10-18 06:37:11 | 显示全部楼层
haodongxi
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

z9886607
发表于 2015-11-14 01:34:24 | 显示全部楼层
感謝樓主分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

嘿神了
发表于 2019-5-20 11:47:59 | 显示全部楼层
very thanks
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 22:26 , Processed in 0.030480 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表