在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2263|回复: 7

[资料] 复杂数字逻辑系统的VerilogHDL设计技术和方法__夏宇闻

[复制链接]
发表于 2013-7-24 14:51:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
本帖最后由 david-xia 于 2013-7-24 14:56 编辑

attach]538131[/attach]

复杂数字逻辑系统的VerilogHDL设计技术和方法__夏宇闻.pdf

7 MB, 下载次数: 330 , 下载积分: 资产 -3 信元, 下载支出 3 信元

发表于 2013-7-26 19:51:54 | 显示全部楼层
goodss
回复 支持 反对

使用道具 举报

发表于 2013-8-10 04:07:29 | 显示全部楼层
New version?
回复 支持 反对

使用道具 举报

发表于 2013-8-11 12:50:36 | 显示全部楼层
xialaoshi
回复 支持 反对

使用道具 举报

发表于 2013-10-16 10:49:57 | 显示全部楼层
很不错的书,很值得一看
回复 支持 反对

使用道具 举报

发表于 2013-10-18 06:37:11 | 显示全部楼层
haodongxi
回复 支持 反对

使用道具 举报

发表于 2015-11-14 01:34:24 | 显示全部楼层
感謝樓主分享
回复 支持 反对

使用道具 举报

发表于 2019-5-20 11:47:59 | 显示全部楼层
very thanks
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 19:55 , Processed in 0.022199 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表