一些systemverilog的资料

liusong · 发表于 2013-6-9 14:42:22

您需要登录才可以下载或查看，没有账号？注册

x

一些systemverilog的资料
1. systemverilog_for_verification

1_verification_guidelines.pdf (859.03 KB, 下载次数: 6 )

2_data_types.pdf (1.28 MB, 下载次数: 8 )

3_procedural_statements_and_routines.pdf (526.39 KB, 下载次数: 1 )

4_connecting_the_testbench_and_design.pdf (1.23 MB, 下载次数: 3 )

5_basic_oop.pdf (1.19 MB, 下载次数: 1 )

6_randomization.pdf (1.56 MB, 下载次数: 1 )

7_threads_and_interprocess_communication.pdf (1.41 MB, 下载次数: 0 )

8_advanced_oop_and_testbench_guidelines.pdf (1.48 MB, 下载次数: 13 )

9_functional_coverage.pdf (986.46 KB, 下载次数: 2 )

10_advanced_interfaces.pdf (824 KB, 下载次数: 1 )

11_a_complete_systemverilog_testbench.pdf (1.17 MB, 下载次数: 13 )

12_interfacing_with_c_or_c .pdf (917.41 KB, 下载次数: 0 )
2. parameters and factory

parameters_and_factory (3).pdf (138.78 KB, 下载次数: 3 )
3.systemverilog specification

1800-2012.pdf (6.66 MB, 下载次数: 0 )

琴声悠扬 · 发表于 2016-4-13 17:08:26

看看！

尤飞龙 · 发表于 2016-4-17 16:36:54

好东西！

[资料] 一些systemverilog的资料