ISE怎样控制create schematic symbol生成模块引脚位置

wgang0224

RT
我要用一个8位的寄存器
module dff8(d,clk,q);
input [7:0] d;
input clk;
output [7:0] q;
reg [7:0] q;
always@(posedge clk)
begin
q <= d;
end
endmodule

ISE中用create schematic symbol生成模块
引脚总是clk在上d在下，
怎么设置让d在上clk在下

wgang0224

哪位大侠，指点一下，

飞扬紫百合

I have modified on the graphic in the symbol lock on Quartus, Maybe this can work on ISE too

boarbing

把它们换一下位置