在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4867|回复: 3

[求助] ISE怎样控制create schematic symbol生成模块引脚位置

[复制链接]
发表于 2012-11-6 14:39:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
RT
我要用一个8位的寄存器
module dff8(d,clk,q);
input [7:0] d;
input clk;
output [7:0] q;
reg [7:0] q;
always@(posedge clk)
begin
q <= d;
end
endmodule

ISE中用create schematic symbol生成模块
引脚总是clk在上d在下,
怎么设置让d在上clk在下
 楼主| 发表于 2012-11-8 09:47:01 | 显示全部楼层
哪位大侠,指点一下,
发表于 2012-11-8 10:09:36 | 显示全部楼层
I have modified on the graphic in the symbol lock on Quartus, Maybe this can work on ISE too
发表于 2012-11-25 23:19:39 | 显示全部楼层
把它们换一下位置
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-15 07:35 , Processed in 0.025795 second(s), 11 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表