Xilinx 时钟问题 DCM PLL

zhaow0422 · 发表于 2012-9-9 21:18:38

您需要登录才可以下载或查看，没有账号？注册

×

最经做项目用到PLL 还有DCM 先用DCM，板上验证有问题，然后用Modelsim看DCM输出，结果只有输入没有输出，都检查了，也不知道是什么问题；改用PLL 板上验证通过同样好奇想看输出同样的问题 Modelsim看同样只有输入没有输出不知道这是什么情况前辈们帮忙分析一下。感谢。

eaglelsb · 发表于 2012-9-9 23:10:31

先查复位有没有接反，再看例化是否正确，再进一步看内部连线之类，

wendy.gg.yang · 发表于 2012-12-3 21:43:22

DCM的时钟输出一般情况都要让复位有效一下，可以在你的testbench中加入复位再看

anykatest01 · 发表于 2012-12-3 21:59:56

DCM/PLL复位时高有效；复位是否搞错了；
再就是TB 去掉 `timescale

账号		自动登录	找回密码
密码			注册

[求助] Xilinx 时钟问题 DCM PLL