半导体工艺氧化问题求助，谢谢

appleyuchi1 · 发表于 2012-7-16 16:05:06

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

求助，请问如图中所示，该题目应该如何解答？烦请大侠们给个大概思路，最好能有详细步骤，谢谢各位了，题目取自于朱正涌的《半导体集成电路》第一章课后习题，谢谢大家了！！！

dreameng19 · 发表于 2012-9-22 22:10:59

本帖最后由 dreameng19 于 2012-9-22 22:53 编辑

5V双极工艺

1. 应该是要计算埋层的厚度
2. 这个是有计算公式，也可以查表。
3。消耗硅厚度=0.45倍的氧化层厚度
4. 外延设计厚度 = 埋层上扩厚度 + 氧化消耗的硅的厚度 + 基区结深 + Vceo等于5V时的势垒展宽宽度

个人觉得没必要算的很清楚，这道题的目的就是让你理解外延厚度是如何确定的，计算过程其次。

通过外延电阻率，计算出外延掺杂浓度，结合-10V耐压，计算出