FPGA设计中用到了quartus中的IP，如何将本设计成ASIC

小树 · 发表于 2012-3-27 19:55:05

提示: 作者被禁止或删除内容自动屏蔽

demonsolar · 发表于 2012-3-27 20:36:09

等效替换

小树 · 发表于 2012-3-27 20:56:29

提示: 作者被禁止或删除内容自动屏蔽

沙狐KO · 发表于 2012-3-28 01:09:00

详细点儿

gaurson · 发表于 2012-3-28 14:26:58

这个就是看你的IC流片厂家的库里面能不能找到同ALTERA的IP库一样的东西，来做等效替换。

leona1527 · 发表于 2012-3-28 17:24:30

你的IC流片厂家的库里面能不能找到同ALTERA的IP库一样的东西，来做等效替换。

everhappy · 发表于 2012-3-29 08:57:48

quartus提供硬拷贝的服务。
如果是算法类的IPCORE的话，一般要自己设计才能转成ASIC。当然也可以购买quartus的lic

gordon_m · 发表于 2012-3-30 02:26:58

一般的情况下,你只能替换了.

不过我用某个工具破解了一个Quartus自带的reed solomon, 出来VHDL,只简单把里面的RAM,ROM换掉,跑DC synthesis和量产,没有问题. 新版本的IP已经不能破解了.

小树小树当前离线积分 6 头像被屏蔽	发表于 2012-3-27 19:55:05 \| 显示全部楼层 \|阅读模式提示: 作者被禁止或删除内容自动屏蔽
小树小树当前离线积分 6 头像被屏蔽	相关帖子 • Quartus II打不开文件 • QUARTUS 中为什么没有IO的时序分析 • 善用Vivado工程配置文件xpr快速工程创建 • 培训 \| 加密工程：在硬件和嵌入式软件中植入高速和安全的加密系统 • PCB Editor 打开工程后报错，求助！！ • xilinx KC705 原理图 pcb工程设计手册开发软件 • HFSS仿真出现错误，求助 • MATLAB原理与工程应用 • IC617/MMSIM151在CentOS 6.8 上详细安装个人总结 • 如何将QUARTUS中的各个模块生成框图并连接
	回复举报

小树小树当前离线积分 6 头像被屏蔽	楼主\| 发表于 2012-3-27 20:56:29 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
小树小树当前离线积分 6 头像被屏蔽
	回复支持反对举报

[讨论] FPGA设计中用到了quartus中的IP，如何将本设计成ASIC